壁仞清微奕行摩尔同台答题:企业算力如何才是真落地

【摘要】行业正在意识到:交付才是真算力。

能否稳定运行、耗多少电、迁移是否省事、多卡能否真正形成合力,正在重新定义“高算力”。

从通用架构、可重构计算到高速互联与开放指令集,中国芯片走出了不同的突围路径。

但路线多并不等于产业强,只有硬件各有所长、软件彼此兼容,技术突破才能变成客户真正拿得到、用得起的生产力。

以下为正文:

2012年,Alex Krizhevsky、Ilya Sutskever和Geoffrey Hinton用两块只有3GB显存的GTX 580,花五六天训练出AlexNet。它改写了ImageNet竞赛,也替芯片产业打开了一条延续十余年的叙事:更多并行单元、更高浮点峰值、更宽显存带宽,就等于更强的智能。

2006年问世的CUDA,让开发者可以绕开图形API,以通用编程方式调用GPU的并行能力。AlexNet则证明,高度并行的数值计算能够显著加速大规模深度学习训练。从此,TFLOPS,以及后来逐步普及的HBM带宽,频繁出现在芯片发布材料中。

到了大模型推理成为日常业务的今天,同一块芯片却要面对两种相反的物理世界:读入提示词的Prefill更吃计算,逐字生成的Decode往往受制于内存带宽;云端关心每秒Token,汽车和机器人关心尾时延,边缘设备则需要考虑一度电完成多少工作。

国际能源署估计,全球数据中心用电量将从2025年的约485TWh走向2030年的约950TWh。电力、网络、软件和时间,都开始给“算力”加括号。

因此,峰值不再是唯一刻度,高算力不再只是芯片能做多少次乘加,而是它能否在给定功耗、时延、预算和软件条件下,稳定交付有用结果。

算力竞争正从百米赛跑变成多维坐标系:没有所谓的全能冠军,只有对具体瓶颈更敏锐的维度专家。

01

算力,从硬件开始分叉

一张芯片的峰值,只有穿过四道折损才会变成客户拿到的结果:业务通用性、数据流转、规模效率、工具链开放性。说到底,今天所谓的多维算力,就是在堵这些不同的漏点。

先看通用性。无论产品页上列了多少应用,业务最终从图形切到AI、从感知切到仿真时,多少硬件和代码还能接着用才最重要。

因此,通用性真正衡量的不是芯片能力的数量,而是不同能力之间能否顺畅协同。比如客户原本习惯英伟达的软件生态、开发工具和算子库。

如果换用国产芯片时,原有程序可能需要重写、调试和重新优化。如何降低这种迁移成本就显得至关重要。

以摩尔线程的MUSA为例,它试图将图形、AI、科学计算和多媒体几类模块处在统一架构、编程模型和同步机制之下,能够异步并发,代码也可以跨不同产品。混合负载工作不必各找一块卡、各维护一套环境。如此一来,数据跨设备搬运、系统切换和重复开发的成本就能节省下来。

当然,通用性不是白来的,引擎更多、场景更杂,调度和软件维护也更难,这一点会是MUSA需要持续证明并且努力打造为护城河的关键。

有效能效方面,常见的TOPS/W只是峰值除以功耗,却看不出电花在了哪里。

传统处理器为了通用性,要不断取指、译码、调度,中间结果若频繁写回存储,再读出来继续计算,电能就消耗在了搬运和控制上。

CGRA换了一种思路:先把计算图里的算子映射到一片可重构处理单元,再让数据沿配置好的通路往前流。上一步的结果尽量直接送给下一步,算子变了,阵列连接也跟着变,而不是每执行一步都重新指挥一遍。

目前,国内企业清微智能已将这套思路落地为产品:2019年发布国内首款可重构商用芯片,2024年底AI算力芯片TX8系列实现量产。如今清微已在市场上跑出规模,全国算力部署及在建规模超5000P。IDC报告显示,清微智能位列2025年国产AI加速卡出货量TOP8。

清微官网称,其方案会把神经网络计算图中的不同算子映射到计算阵列,并支持矩阵计算与向量计算并行、计算与数据传输并行。

这套分工并不复杂。简单而言,矩阵单元负责大批量计算,向量单元处理激活、归一化等细碎任务,数据则提前到位。几部分同时开工,尽量避免芯片出现“有人忙、有人等”的情况。

于是,它所追求的高算力是在相同功耗下少走弯路、多做有效工作。这条路线的难处也恰恰在此:硬件越会变化,编译器越要知道算子该放在哪里、数据该怎么走。映射不好,理论上省下的电,就会在开发和调优里重新被耗费。

第三个维度是规模效率。

单卡峰值乘以卡数只是算术题,大模型训练却是一道通信题。这方面极具代表性的是壁仞BR100架构,可以沿三层来看。

峰值往往只是一个空泛的指标,架构策略则揭示了公司试图怎样减少等待。八张卡若有三张常在等参数同步,企业付的是八张卡的钱,拿到的却只有五张卡的活。所谓单位成本算力,最终要看扣掉通信、调度和故障损耗后,每一元钱换回多少训练或Token。

最后看开放性与自主性,这个维度主要是定制性问题。即:算法变了,谁有权增加新指令;客户要做专用优化时,是否只能等一家厂商发版本。RISC-V的意义正在于提供一套开放、免版税、模块化的基础ISA,同时留出标准扩展和自定义扩展的空间。

以奕行智能为例,作为国内领先的RISC-V AI云端算力芯片解决方案公司,其不仅仅借助了RISC-V既有标准中的32/64位标量基础指令,RVV 1.0向量扩展,更是为AI大模型原生定制了多种超越函数硬件加速、随路计算、矩阵乘法等硬件加速指令。在奕行看来,光有AI芯片是不够的,其独创的VISA虚拟指令更是一个AI计算所需的高层抽象,实现了细粒度 ISA 的顺序发射、乱序执行,即大大降低了编程者的开发难度,也巧妙地兼顾了计算通用性与效率。

这样做的实际价值是,上层不必直接面对每一代硬件细节,底层又能针对AI负载增加自己的计算语义。因此,公司争取的是架构定义权。不过,自定义也是一把双刃剑:各家扩展若彼此不认,开放底座照样会长成软件孤岛,仍要靠策略和行业know-how控制住这种自由。

上述四家公司,分别对应四种损耗的不同解法:通用架构减少场景切换的损耗,CGRA减少控制与搬运的损耗,Chiplet和高速互联减少规模扩展的损耗,开放指令集减少被单一路线锁定的损耗。它们回答的是同一道题的不同维度。

02

硬件分叉,但又在软件收口

再次回到2006年CUDA面世所带来的影响,其关键并不是给GPU增加了一项参数,而是让普通开发者能用熟悉的C语言、库和工具调用并行硬件。

后来形成的护城河,也不只是一块芯片领先,而是代码、人才、文档、调试工具和行业应用彼此强化。硬件赢下一代产品,软件赢下十年时间。

国产算力如今也走到了这道关口。

MUSA SDK、RAISA、BIRENSUPA、EVAS软件栈名称各异,但客户不会因为底层架构有四种,就供养四支开发团队。一个模型若在X卡上用一套算子,在Y卡上重写一套并行策略,再为Z卡另做监控和容错,硬件节省的采购成本很快会被吞掉。

因此,技术参数只是入场券,TCO才是决胜局:它至少包括购置、电力与制冷、迁移和调优、版本维护,以及硬件因软件不成熟而闲置的折旧。

更值得注意的是,软件本身就在制造算力。2023年的PagedAttention论文借鉴操作系统分页管理KV Cache,vLLM在相近时延约束下把吞吐提升到对照系统的2至4倍,没有增加一颗晶体管。

这说明客户真正购买的不一定是裸芯片,而是“模型×编译器×运行时×硬件”共同交付的结果。一个关键算子没有高效实现,一次CPU回退,一处集合通信阻塞,都可能造就机房里的沉没成本。

所以,硬件多元之后,软件收敛是必然的趋势。

但收敛不等于所有厂商复制同一套底层实现,而是接口与开发范式的趋同:上层围绕PyTorch等框架,中层围绕图编译、算子表达和Triton/MLIR一类抽象,推理侧围绕vLLM、SGLang等事实标准,底层再由各家编译器、运行时和通信库释放架构特性。

PyTorch近年持续完善新加速器的外部后端接入机制,OpenXLA也在推动跨框架、跨硬件的标准化编译组件,这正是产业对“一个模型,多种硬件”需求的回应。

由此也能看出,兼容CUDA或零代码迁移是一个较长阶段里的课题。模型结构、量化格式和推理框架持续更新,今天能跑,不代表明天就能成功。软件收敛的真正标准,是开发者能否用同一种思维写程序,而硬件仍能用不同方式把它跑快。

接口收敛,实施分化,只有走到这一步,架构创新才能足够平稳地适配下去。

03

多条路线,如何合流

算力竞争不是单颗芯片的封闭考试,想要预判并跳出冲击,有一个首要的前提:中国算力不能把安全感押在一种“最优架构”上。

多路线并行的意义,是获得技术选择权。全功能GPU覆盖广泛负载,CGRA争取能效与灵活度,RISC-V+DSA保留定制空间,专用NPU压榨特定模型,存算一体缩短数据搬运路径。

它们像一个技术投资组合:一个维度受阻,其他路线仍可能接住部分需求。中国算力的优势未必是一家公司完整复制英伟达,也可以是多条独立路线共同覆盖计算需求。

但第二个结论同样重要:路线数量不等于产业韧性,只有可替代性才等于韧性。

五种硬件也可能对应五套封闭软件和五组低利用率集群,多元不能把外部依赖变成内部割裂。备选路线是否有效,要看同一业务能否以可接受的成本迁移。

共同的模型与算子规范、可复现基准、统一运维接口和开放互联标准,才能让路线从并排存在变成相互替补。这也意味着硬件越多元,软件接口越要收敛。

第三个结论随之而来:下一阶段不是继续展示长板,而是补齐阻止替代发生的短板。

举例而言,摩尔线程可以继续打磨通用性,穿过能效和稳定性检验;清微智能可以让芯片硬件根据AI任务实时重组,实现高性能与高灵活度,实现低延迟、低能耗;壁仞则要把高密度设计兑现为可供应、可扩展、可长期运行的集群;奕行要打造完全自主可控的RISC-V类TPU AI系统 + Agent的交钥匙(Turn-key)方案。补短板的价值正在于此,让每条路线都达到生产系统可采用的最低完整度。

沿着这条逻辑,多维融合才是终点。先用多路线分散单点风险,再用公共软件获得可替代性,最后补短板提升可用性。

未来的算力中心更像遵循共同装卸标准的港口。企业争夺的也不再只是某块芯片的泊位,而是把不同算力组织成连续生产力的能力。

04

尾声

交付力才是真算力。

产业史上,许多技术都曾在实验室里领先,却没能走进真正的生产线。原因并不复杂:企业购买的是一种可以长期依赖的生产能力。按时到货、稳定运行、有人维护,还要在需求变化之后继续创造价值。

这也是中国算力产业正在经历的转折。

前一阶段,人们关心的是能不能造出来、能不能跑起来;下一阶段,市场追问的将是能不能大规模供应,能不能让客户少花钱、少折腾,能不能在几年后依然好用。

多条技术路线同时生长,当然是一种难得的产业优势。它意味着中国算力不必把希望押在一家公司、一种架构或者一次突破上。但路线多,并不天然等于实力强。如果彼此无法兼容,每家公司都从头建设自己的体系,多元化也可能变成重复投入。

只有让不同路线可以相互替补、共同协作,这些分散的突破才会汇成真正的产业能力。

因此,未来真正胜出的企业,更可能是最早补齐短板、最能理解客户,也最善于与产业链协作的那一家。所谓自主,也不是关起门来什么都自己做,而是在环境变化时仍然拥有选择。

可以换路,却不必从头再来。